Contrôles d'automatisation de la conception électronique ESD

La vérification de la protection contre les décharges électrostatiques (ESD) dans une conception de circuit intégré (CI) complexe est extrêmement difficile. Les conceptions de pointe comportent de nombreux domaines d'alimentation et niveaux de tension pour différents composants fonctionnels tels que les blocs radiofréquence (RF), numériques et haute tension, ce qui fait de la vérification ESD une tâche complexe et sujette aux erreurs. S'appuyer uniquement sur une vérification manuelle présente un risque important de défauts de conception manquants, ce qui peut s'avérer très coûteux lors de la fabrication et sur le terrain. Par conséquent, la vérification ESD automatisée est hautement souhaitée dans le flux de conception actuel. Cet article décrit les exigences essentielles du flux de vérification ESD telles que définies par le groupe de travail sur les outils d'automatisation de la conception électronique (EDA) de l'ESD Association (ESDA) [1].

La figure 1 illustre le calendrier et les principales étapes d'un exemple de flux de conception. Le flux de conception de produits IC (rangée du haut) doit être synchronisé avec un flux de développement et de mise en œuvre ESD (rangée du milieu). Ce dernier doit être pris en charge par un flux de contrôle ESD (rangée du bas).

Figure 1 : Un simple flux de vérification ESD mappé à un exemple de flux de conception de circuits intégrés.

Les sections suivantes décrivent les principales phases de développement des circuits intégrés et donnent des exemples de différents contrôles ESD pertinents pour ces phases.

Phase de définition du produit

Les spécifications de performances ESD suivent généralement les normes communément acceptées. Toutefois, selon le domaine d’application, ils peuvent être modifiés par les équipes marketing et les clients IC. Les spécifications de conception du produit et les performances ESD requises dictent les spécifications des composants ESD et des cellules ESD. Sur la base de ces exigences fonctionnelles, des cellules ESD appropriées sont définies pour chaque nœud d'application de broche (signal, alimentation et masse). Généralement, les cellules ESD sont rendues accessibles au concepteur dans une bibliothèque ESD dédiée.

Dans une situation où une technologie de semi-conducteurs mature est utilisée avec des bibliothèques ESD déjà développées, seules l'emplacement et les modifications spécifiques au produit des composants ESD et des cellules ESD existants doivent être vérifiés. Pour un nouveau produit IC qui utilise un nouveau processus semi-conducteur, une bibliothèque ESD peut ne pas être disponible et aucune vérification ESD spécifique au niveau de la cellule ne peut être exécutée. Cependant, les spécifications de performances de la bibliothèque ESD nécessaire peuvent toujours être définies, en collaboration avec le client IC, sur la base des données de développement de la technologie ESD disponibles et des données ESD EDA provenant d'autres produits/technologies.

Sur la base des données de conception disponibles dans cette phase de conception, les contrôles ESD suivants peuvent être effectués :

En raison de la nature de ces données, une simple vérification de la conformité ESD peut être effectuée sur la base des caractéristiques ESD des cellules ESD dans une base de données de conception. Ce qui suit est un exemple de contrôle ESD EDA effectué lors de la définition du produit.

Une analyse précoce de l'intégrité de la cellule d'E/S, du placement du bus et de la robustesse globale des ESD est l'un des facteurs essentiels d'une conception de puce réussie. Un vérificateur de planification ESD pour la puce pourrait appliquer les règles de conception ESD à vérifier lors de la planification du placement des cellules d'E/S et du bus d'alimentation. En particulier, le vérificateur pourrait vérifier l'existence d'une cellule/dispositif ESD entre les plots, estimer la résistance parasite entre le plot et la cellule/dispositif ESD, et donner une estimation approximative de la robustesse ESD de la puce en prédisant la tension des plots (Figure 2).

Figure 2 : Un exemple d'assemblage d'E/S vérifié avec un vérificateur de plan d'étage ESD. La sortie de l'outil signale l'absence de dispositifs de protection ESD et de résistances importantes dans le trajet du courant ESD.

Phase d'architecture de la puce

À ce stade de conception, le niveau fonctionnel/comportemental de l'architecture de la puce est défini et les composants ESD et cellules de bibliothèque requis sont identifiés. Aucune description IC au niveau du circuit ou de la configuration n'est disponible dans cette phase. Comme dans la section précédente, des vérifications au niveau des cellules et des périphériques protégés peuvent être effectuées. Les données de conception disponibles sont similaires à celles décrites dans la section précédente.

Vérifications des phases de conception des modules et des circuits intégrés complets